

Domande Architettura Degli Elaboratori

1) *Differenze tra SRAM e DRAM:*

Nella SRAM il valore di una determinata cella è mantenuto da una coppia di porte invertenti e fintanto che vi è tensione di alimentazione il dato può rimanere per un tempo indeterminato. Nella DRAM, invece, tale valore è conservato dalla carica di un condensatore che deve essere periodicamente "rinfrescata" (la cella viene letta e riscritta).

2) *Descrivere la rappresentazione in complemento a due:*

È una rappresentazione di un numero negativo e consiste nel prendere il numero in valore assoluto, convertirlo in binario, invertire i bit con il complemento a 1 e poi sommare 1.

3) *Descrivere ingresso e uscite di un sommatore: (cos'è una porta full-adder)*

Il full-adder, o sommatore completo, è un componente elettronico digitale caratterizzato da tre ingressi e due uscite. La sua funzionalità è quella di eseguire una somma tra due numeri espressi in formato binario con lunghezza di parola a un bit. Il full-adder, a differenza dell'half-adder, prevede la presenza di un resto. INGRESSI: A, B, Carry-in. USCITE: C (o somma), Carry-out.

4) *Differenza tra j e jr:*

La J effettua un salto incondizionato all'indirizzo che si ottiene concatenando i 4 bit più significativi del PC ai 28 che si ottengono shiftando a sinistra di 2 posizioni i 26 bit destinazione; la JR invece effettua un salto incondizionato al registro il cui indirizzo è in rs.

5) *Tutte le modalità per scrivere i numeri in binario/interi positivi e negativi:*

Complemento a 2, complemento a 1, modulo e segno, eccesso 2^n-1 , codifica unsigned.

6) *Confrontare le diverse architetture e le somiglianze delle istruzioni di tipo R e di tipo J:*

Un'istruzione di tipo R esegue un'operazione aritmetico-logica tra due registri e salva il risultato in un terzo registro; le istruzioni di tipo J, invece, permettono di effettuare salti incondizionati. Tuttavia, non sono le uniche a poterlo fare. Infatti, jr (jump register) e jalr (jump and link register) sono due particolari istruzioni R che permettono di effettuare salti incondizionati ad una determinata istruzione il cui indirizzo è contenuto all'interno del campo RS.

7) *Perché un'istruzione j può arrivare ad un salto di 2^{28} :*

Perché per essere allineato alle word (quindi multiplo di 4), i 26 bit destinazione vengono shiftati a sinistra di due posizioni (vengono quindi aggiunti in fondo 00).

8) *Cos'è il ripple carry:*

Metodo con cui il resto di entrata di un sommatore è quello di uscita del sommatore precedente.

9) *Descrivere la rappresentazione in eccesso $2^{(m-1)}$:*

È una tecnica che serve a rappresentare i numeri negativi; il range di valori rappresentabili è da $-2^{(m-1)}$ a $2^{(m-1)}-1$. Il valore n viene rappresentato da $n+2^{(m-1)}$. (es. $-25 = -25 + 128$). Grazie a questo metodo di rappresentazione non sono presenti due 0.

10) A cosa serve l'Instruction register:

L'Instruction register serve a mantenere l'istruzione prelevata in fase di fetch;

11) Cosa succede se metto 64 registri invece di 32 in un processore con architettura MIPS:

Niente perché con il set di istruzioni da 32 bit non si possono raggiungere più dei 32 registri predefiniti perché ogni istruzione, nei campi in cui vengono definiti i bit per ogni registro contiene 5 bit e quindi 2^5 possibili combinazioni.

12) A cosa serve in un circuito sequenziale il segnale di clock:

Un circuito sequenziale è un tipo di circuito dove le uscite, non dipendono solo dai livelli logici presenti sugli ingressi nello stesso istante, ma anche dai livelli logici assunti dalle uscite negli istanti precedenti. Quindi dato che devono tenere traccia di questi livelli, serve una sorta di "feedback" che riporta in ingresso lo stato delle uscite. Il clock serve a questo, controlla la risposta del circuito e definisce esattamente la temporizzazione delle commutazioni delle uscite.

13) Spiegare le differenze tra reti combinatorie e reti sequenziali:

Le reti combinatorie si basano sulla logica combinatoriale, un sistema logico i cui blocchi non contengono elementi di memoria e quindi realizzano lo stesso output a fronte di input uguali. Le reti sequenziali invece, si basano su un gruppo di elementi che presentano dei sistemi di memoria e quindi i valori di output dipendono sia dagli input sia dall'elemento contenuto nella memoria dell'elemento.

14) Descrivere cosa vuol dire che un registro è costituito da un Flip-Flop Edge Triggered Downward (falling edge):

I flip flop sono gli elementi di memoria più elementari, in cui l'output è uguale al valore dello stato salvato al suo interno. La particolarità dei flip flop di tipo D sta nel momento in cui l'elemento cambia di stato, e ciò avviene solamente durante il fronte di salita o discesa del segnale di clock. Nel caso particolare del "flip flop D edge triggered downwards" il cambiamento di stato avviene durante il fronte di discesa del clock.

15) Perché è preferibile utilizzare la notazione esadecimale rispetto alla binaria:

È preferibile l'esadecimale perché è più comodo in quanto è possibile rappresentare valori altissimi con pochi simboli.

16) Catena programmatica (per ognuna spiegare cosa sono, cosa fanno, da chi ricevono e cosa, a chi mandano e cosa):

Il programma viene passato al COMPILER, che lo traduce da un linguaggio di alto-livello (C++/C#) a linguaggio macchina o assembly. Poi questo codice viene passato all'ASSEMBLER che lo traduce in istruzioni binarie, generando così un file OBJ (object). Il tutto passa al LINKER che collega il file OBJ ad altri file OBJ e file di libreria, generando così un file eseguibile (.EXE); alla fine c'è la fase di LOADER che carica il programma sul computer e può essere eseguito.

17) *Vantaggi e svantaggi di una cache di grandi dimensioni:*

Una cache molto grande consente di velocizzare l'esecuzione di un programma in quanto vengono diminuiti gli accessi alla memoria centrale (lenta) e aumentano gli accessi alla cache (veloce). Con un'ipotetica cache di dimensioni pari alla memoria centrale è possibile salvare tutto in memoria cache portando quindi l'hit rate al massimo. Lo svantaggio è che al crescere della memoria cache aumentano i costi.

18) *Spiegare per che cosa vengono utilizzati i multiplexer nel datapath:*

I multiplexer nel datapath vengono utilizzati per rendere possibili le diverse operazioni effettuabili nell'architettura mips, i segnali di controllo provengono dalla control unit che decide in base al tipo di istruzione quali segnali abilitare per poterla eseguire.

19) *Modificare l'implementazione seguente (immagine del datapath multi ciclo) in modo che sia possibile eseguire l'operazione jal senza l'utilizzo dell'alu:*

Si crea un collegamento diretto tra il MUX del data-write e il PC ed infine si aggiunge al MUX prima del register-file un ingresso per il registro 31

20) *Modificare il datapath e la FSM collegata per implementare correttamente un'istruzione di tipo Jr:*

jr salta all'istruzione contenuta nel registro rs. Dopo la fase di fetch/decode, avremo il contenuto di rs in A, e il contenuto di rt in B. rt nel segmento di un'istruzione jr vale 0. Si può quindi effettuare una somma tra A e B, e impostare PCSource in modo tale da usare l'uscita della ALU come ingresso del PC.

ALUSrcA=1 // il registro con l'indirizzo a cui dobbiamo saltare

ALUSrcB=0 // vale 0 nella jr

ALUOp= 00 / somma

PCSource=00 // l'output della ALU

PCWrite

21) *Differenza tra località temporale e spaziale:*

La località temporale dice che è probabile che un oggetto a cui si è fatto riferimento, venga nuovamente richiesto in tempo breve. La località spaziale dice che è probabile che gli oggetti che si trovano vicino ad un oggetto a cui si è fatto riferimento vengano richiesti in tempi brevi.

22) *Nella ALU perché esiste un'uscita "zero" e a cosa serve:*

L'uscita zero serve per indicare se la differenza tra due numeri è zero. È usata ad esempio nella beq per confrontare A e B. Se $A-B = 0$ vuol dire che A è uguale a B e quindi si esegue il salto della beq.

23) *A cosa servono i selettori che fanno sì che un dato venga memorizzato o meno:*

I selettori consentono di evitare scritture accidentali dei dati. Si pensi, ad esempio, che qualsiasi valore abbiano i bit in ingresso se ad ogni ciclo di clock essi venissero scritti si perderebbero tutte le informazioni.

24) Definizione di latenza e banda passante e comportamento delle 3 tecniche viste rispetto a questi fattori:

La latenza è il tempo che intercorre tra l'invio del segnale di pronto della periferica e l'inizio del trasferimento vero e proprio. La banda passante invece è la quantità di dati che viene trasferita in un tot di tempo.

POLLING: latenza molto bassa in quanto il processore vede subito che la periferica è "ready", banda passante molto alta, in quanto vengono trasferiti i dati molto velocemente.

I/O ad interruzioni: latenza più alta rispetto al POLLING in quanto la cpu finisce prima di eseguire la sua istruzione e poi controlla se la periferica è ready e banda passante bassa, perché i dati ci impiegano di + ad essere trasferiti rispetto al polling.

DMA: latenza minima, perché nessuna istruzione viene eseguita dalla cpu, si "spreca" tempo solo per accedere al bus e banda passante massima, in quanto la cpu non esegue nessuna istruzione.

25) Vantaggi e svantaggi mapping I/O:

La tecnica memory-mapped I/O ha diversi vantaggi: non necessita di istruzioni speciali, il software di controllo può essere scritto in alto livello, memoria segmentata, più aree di I/O possono mappare sul medesimo spazio di indirizzamento fisico.

La tecnica memory-mapped I/O presenta anche alcuni svantaggi: non si presta all'uso di cache, il dato rilevante è sempre e solo nella memoria del dispositivo, non è compatibile con architetture a 'bus multipli', occorre filtrare gli indirizzi emessi dalla CPU ed instradarli sul bus appropriato.

26) Mappatura delle periferiche in memoria e dire se nell'architettura mips 32 le periferiche in memoria sono mappate o no:

Memory mapped significa che ogni registro della periferica appare anche in memoria in una locazione ad esso dedicata. Così facendo le operazioni di accesso alle periferiche saranno simili a quelle di lettura/scrittura in memoria. Nell'architettura mips 32 le periferiche non sono mappate in memoria, in quanto compie solo 3 tipi di operazioni: logico-aritmetiche, load/store (memoria), salto per il controllo del flusso di programma.

27) Cos'è l'operazione di restore:

L'operazione di restore viene eseguita dalla CPU per ripristinare i registri saved al valore contenuto prima dell'esecuzione della funzione.

28) La DMA ha 1 circuito integrato, dove si trova? Nelle varie periferiche, nella CPU, in memoria centrale:

Il circuito integrato si trova nelle varie periferiche.

29) Da chi riceve e a chi manda il control unit (control signal):

Riceve il segnale overflow dall'alu (per verificare se si è generato in una istruzione di tipo R), il segnale di interrupt da periferica e dall'opcode di ogni istruzione contenuta nel IR e manda i segnali ai vari multiplexer o abilita dei comandi come per esempio la lettura, la scrittura ecc. Manda al PC, memoria, registri e IR segnali di scrittura; mentre alla memoria segnali di lettura. Alla ALU una serie di segnali per eseguire l'operazione corretta; ai multiplexer una serie di segnali per abilitare la linea corretta.

30) *Perché un datapath multi-ciclo risulta più veloce di uno a ciclo singolo?*

Perché in un datapath a ciclo singolo il clock è determinato dal tempo di esecuzione della più lunga delle istruzioni (LW) mentre invece in un multi-ciclo le istruzioni vengono spezzate su più cicli di clock (ma con un periodo notevolmente più basso rispetto al ciclo singolo).

31) *Descrivere il metodo di I/O del POLLING:*

La gestione dei dispositivi I/O è totalmente affidata alla CPU. Si scansionano periodicamente tutti i dispositivi per verificare se qualcuno di essi richiede un servizio. La maggior parte del tempo è impiegata dal programma principale nell'esecuzione di un ciclo di POLLING. Viene normalmente utilizzato nei sistemi più piccoli e meno complessi, in quanto è poco costoso in termini di hardware, poco efficiente.

32) *Perché nel Datapath multiciclo ci vuole un controllo per gli ingressi di alcuni componenti?*

Perché il multiciclo permette di riutilizzare in una singola istruzione più unità funzionali, le quali a seconda del tipo di istruzione vengono selezionate dai segnali di controllo (gestiti dalla CU).

33) *Quali operazioni permette di fare il Datapath con il blocco B (registro B all'uscita del register file)?*

Operazioni aritmetico-logiche R-type, operazioni di salto condizionato, sw.

34) *Si spieghi perché il circuito "register file" fornisce in uscita il contenuto di due suoi registri contemporaneamente:*

Perché nel Datapath Multicycle i due registri in uscita dal register file finiscono nell'ALU e così è possibile eseguire operazioni aritmetiche tra due registri.

35) *Come devono essere gestiti i registri della CPU in caso di interrupt?*

Si salvano tutti i registri sullo stack a partire dall'indirizzo dello stack pointer durante la fase di save. Durante la fase di restore tutti i registri vengono ripristinati allo stato iniziale eccetto \$k0 e \$k1 che sono registri utilizzati dall'handler.

36) *Si discuta la correttezza della affermazione "la gestione delle periferiche a controllo di programma consente di gestire periferiche più critiche in termini di latenza e capacità di trasferimento dati (banda passante) di quelle gestibili con la tecnica interruzione di programma":*

L'affermazione è corretta, nella gestione delle periferiche a controllo di programma la latenza è minima in quanto la cpu si accorge subito che la periferica è in stato di ready (Tempo max: ciclo busy wait), e la banda passante è molto alta in quanto la gestione della periferica richiede solo poche istruzioni. Nel caso del sistema di interruzione è la periferica a contattare la CPU e a farla "bloccare" per eseguire il suo protocollo.

37) *Si descrivano i vantaggi e gli svantaggi di avere una cache di primo livello molto grande, ad esempio di alcuni megabyte:*

Avendo una cache di primo livello molto grande è possibile ridurre il miss rate e quindi l'ottenimento dei dati risulta essere notevolmente più veloce. Svantaggio costo molto elevato.

38) *Si spieghi per quali aspetti la tecnica di ingresso/uscita chiamata accesso diretto alla memoria (DMA) migliorativa rispetto alle tecniche controllo di programma ed interruzione di programma:*

Mediante la tecnica DMA la periferica ha accesso diretto alla memoria grazie all'aggiunta di due registri contenenti la locazione di memoria e la quantità dei dati da salvare, in questo modo il processore dovrà solamente predisporre il trasferimento impostando questi registri sulla periferica (poche istruzioni). La cpu si interessa del risultato solamente quando la periferica genera un interrupt per ripristinare l'esecuzione del programma che ha richiesto il dato.

39) *Descrivere quali operazioni effettua l'hardware nella attivazione di un gestore di eccezioni:*

Prima di mandare in esecuzione il gestore della CPU indicato per quel tipo di interrupt la CPU deve salvare tutto quello che sta facendo dato che al termine deve ripristinare il sistema allo stato in cui era prima di ricevere l'interrupt. Non viene salvato però tutto ma solo quello che sarà modificato dall'interrupt service routine. Viene salvato il PC e lo stato che definisce lo stato del processore. Poi si salvano tutti i registri sullo stack a partire dall'indirizzo dello stack pointer durante la fase di save. Durante la fase di restore tutti i registri vengono ripristinati allo stato iniziale eccetto \$k0 e \$k1 che sono registri utilizzati dall'handler.

40) *Si commenti la correttezza della seguente affermazione: "Il pipeling consente ad un maggiore numero di istruzioni di raggiungere il completamento, per unità di tempo, ma non diminuisce il tempo perché una istruzione venga completata":*

È una tecnologia utilizzata nell'architettura hardware per incrementare il numero di istruzioni eseguite nello stesso momento. Ad ogni ciclo di clock viene eseguita una operazione, ma parallelizzando la computazione di più operazioni si ottiene un throughput maggiore, quindi il tempo di esecuzione della singola istruzione non cambia.

41) *Si chiarisca se una lunga sequenza di istruzioni, priva di salti condizionati, dia luogo ad una migliore o peggiore performance in una cpu con pipelining:*

La mancanza di salti condizionati ha una performance migliore e permette un throughput maggiore, perchè ogni volta che in un sistema con pipeline si verifica un salto la pipeline va svuotata per permettere l'acquisizione dei nuovi dati contenuti nel blocco a cui si è saltato. Questo spreca dei cicli di clock e diminuisce il throughput dei dati.

42) *Si descrivano i vantaggi e gli svantaggi di avere cache di primo livello separate per istruzioni e dati in una architettura di cpu con pipelining:*

Più cache permettono alle risorse di non essere programmate per servire due punti della pipeline. Svantaggi il costo.

43) *Si descriva la necessità di avere due modi di funzionamento del processore (ad esempio chiamati user e kernel in molti processori) per garantire la coesistenza di spazi di indirizzamento diversi:*

Il codice macchina eseguito in modalità kernel ha un accesso illimitato alla memoria, all'hardware e alle altre risorse. Al contrario in user mode il sistema ha un accesso limitato.

44) *Si descriva il funzionamento di una gerarchia di memoria che preveda più livelli di cache:*

Con l'utilizzo di più livelli di cache è possibile ridurre notevolmente il tempo sprecato nel caso in cui si ottenga un miss sul primo livello di cache. Nel caso di cache a singolo livello, se si verifica un miss è sempre necessario andare a ricercare il dato sulla memoria centrale perdendo un numero di cicli di clock pari al miss penalty della cache. Nel caso di cache a più livelli se si verificasse un miss sulla prima cache potrebbe però verificarsi un hit sulle cache successive riducendo notevolmente i tempi con un comunque considerevole aumento dei costi e del miss penalty.

45) *Si descrivano gli approcci chiamati write-through e write-back per la gestione delle scritture in memoria, chiarendo i vantaggi che ciascun approccio fornisce:*

Write-through cache permette di scrivere l'I/O sulla cache prima di confermare il completamento dell'I/O all'host. Ciò assicura che gli aggiornamenti dei dati siano memorizzati in modo sicuro, ma ha lo svantaggio che l'I/O ha ancora latenza in base alla scrittura di archiviazione. Write-through è utile per applicazioni che scrivono e riescono a leggere i dati frequentemente in quanto i dati vengono memorizzati nella cache e risultano avere una latenza bassa in lettura.

Write-back cache è dove viene scritto l'I/O e il completamento viene immediatamente confermato all'host. Ciò si traduce in una bassa latenza e un elevato throughput per applicazioni ad alta intensità di scrittura. La write-back cache è la soluzione migliore per i carichi di lavoro misti, in quanto l'I/O di lettura e scrittura hanno livelli di tempo di risposta simili.

46) *Si motivi la scelta, comune in molti processori, di selezionare il blocco di cache da sostituire in modo casuale:*

La scelta di sostituire il blocco di cache in caso di miss in maniera casuale è relativa al fatto che nelle cache di tipo associativo è possibile sostituire più blocchi per inserire il dato che ha generato il miss, spesso si adotta la scelta di sostituire il blocco in maniera casuale per la grande facilità di implementazione lato hardware, nonostante con questo metodo si vada a perdere il principio di località.

47) *Si descriva cosa si intende per pipeline stall e perché sia comunemente chiamata "bubble":*

Lo stallo avviene quando non è possibile in un'architettura con pipeline eseguire l'istruzione immediatamente successiva. Vengono inserite delle "bolle" nella pipeline, ovvero si blocca il flusso di istruzioni finché il conflitto non viene risolto.

48) *Si spieghi la funzione del sottoinsieme dei bit di una istruzione macchina chiamato "codice operativo".*

È una porzione di istruzioni in linguaggio macchina che ha il compito di determinare l'istruzione che deve essere svolta.

49) *Vantaggi e svantaggi dell'utilizzo della cache in un elaboratore / Differenze tra un'architettura con cache rispetto ad una senza cache:*

Dato che nella cache vengono salvati i dati che vengono usati più spesso e dato che risulta nettamente superiore ad ogni altra memoria, si può evitare di andare ad estrarre i dati ogni volta dalla RAM, (lo svantaggio consiste nell'elevato costo di questo tipo di memoria).

50) *Indicare quali sono le relazioni fra i formati R e J delle istruzioni MIPS ed i seguenti aspetti chiave dell'architettura: numero di registri accessibili al programmatore e dimensioni della finestra di salto raggiungibile con una istruzione di salto incondizionato.*

Il formato R è usato per operazioni aritmetico logiche, formato da rs rt rd op shamt funct.

Il formato J invece è usato per i salti condizionati o non. È formato da un operation code e un indirizzo di destinazione.

Il formato J non specificano alcun registro.

La dimensione della finestra di salto è 2^{28} perché nonostante l'indirizzo sia solo di 26 bit per essere allineata alla word (multiplo di 8) vengono shiftati di 2 bit a sinistra.

51) *Si descriva brevemente quali bit del registro di stato di una periferica siano usati in un trasferimento a controllo di programma e si indichi la loro funzione:*

Sono usati ready bit ed error bit. Il primo indica se la periferica è pronta per un nuovo trasferimento ed il secondo se si sono verificati errori.

52) *Differenze tra monociclo e multiciclo:*

Monociclo: ha bisogno di più componenti perché posso usare tutto al massimo una volta. Ogni ciclo dura quanto il worst case, quindi perdo molto tempo.

Il multiciclo risolve questi problemi ma devo introdurre dei registri per tenere i valori temporanei e comporta una complicazione della control unit.

53) *Si descrivano i vantaggi e gli svantaggi di avere uno stack separato dedicato al kernel:*

Vantaggi: la possibilità di memorizzare dati importanti come il gestore eccezioni, all'interno di uno spazio di indirizzamento dedicato e non accessibile da parte del programma utente.

Svantaggi: la memoria è limitata a causa del fatto che va condivisa tra due diversi stack.

54) *Si descrivano i vantaggi e gli svantaggi di avere più di due registri dedicati al kernel:*

Nell'architettura MIPS 32 troviamo 2 registri dedicati al kernel: \$k0 e \$k1. Il vantaggio di averne ulteriori consiste nel fatto che, in modalità kernel, si potranno usare più registri senza la preoccupazione di doverli salvare per poi ripristinarli ai loro valori originali nel momento in cui il controllo torna allo spazio dedicato all'utente (user mode). Lo svantaggio principale è quello di perdere ulteriori registri dedicati alla modalità utente. Infatti, avendo il limite imposto di 32 registri, e considerando che ce ne sono altri, oltre a \$k0-1, dedicati a specifiche funzioni, ci ritroveremmo con pochi registri per svolgere le normali funzioni del programma utente.

55) *Che bit si usano nel controllo di programma?*

Si usa il bit ready. La CPU continua ad interrogare la periferica per vedere se è pronta e una volta che il bit ready è uguale ad 1 ha inizio il trasferimento; una volta che il trasferimento è finito riprende il ciclo.

56) *Perché dopo un trasferimento DMA la periferica fa una richiesta di interrupt? / Ha senso ipotizzare una architettura I/O che utilizzi esclusivamente il DMA e non preveda la possibilità di interrupt?*

Per notificare che il trasferimento dati è concluso e scatenare una commutazione di stato. Se non ci fosse il trasferimento sarebbe invisibile al programma. Così invece la CPU prende i dati finiti e li consegna a chi li aveva chiesti. No, in questo modo la CPU non potrebbe sapere quando il trasferimento dati è completato.

57) *Perché ALU richiede un tempo $y \cdot n$ dove n è il numero di bit?*

Richiede n volte un tempo y , con n =numero di bit e y =tempo per singola istruzione, perché l'ALU lavora facendo operazioni a "cascata" (quindi una alla volta, per garantire eventuali riporti) su ogni singolo bit dei dati in entrata.

58) *Qual è il result dell'ALU?*

È un valore in uscita di 32 bit che consiste nel risultato dell'operazione eseguita.

59) *Si spieghi, nell'architettura MIPS32, la differenza tra i salti incondizionati j e quelli jr :*

La j effettua un salto all'indirizzo che si ottiene concatenando i 4 bit più significativi del PC ai 28 che si ottengono shiftando a sinistra di 2 posizioni i 26 bit di destinazione. La jr , invece, effettua un salto al registro il cui indirizzo è in rs .

60) *Si spieghi perché al termine di un trasferimento con accesso diretto alla memoria viene richiesta un'interruzione per comunicare la fine del trasferimento stesso:*

Perché nei trasferimenti con accesso diretto, il master del bus (chi lo controlla) è il controllore DMA, e non più il processore, che non gestisce più il trasferimento, e di conseguenza non può accorgersi del tuo termine.

61) *Spiegare perché non tutte le funzioni di scrittura di un registro richiedono un componente e una linea di controllo:*

Preso come esempio il register file, questo necessita di un controllo in scrittura perché non è sempre richiesta una modifica, quindi si usa il controllo write che può assumere valore 0 o 1 reciprocamente per non scrivere e scrivere; invece esistono registri che necessitano sempre e comunque di scrittura (ad ogni inizio di operazione) per esempio il PC che quindi non ha bisogno di controllo in scrittura.

62) *Si descrivano i vantaggi e gli svantaggi di avere più gestori delle eccezioni, a indirizzi predeterminati, dedicati a specifiche classi di eccezioni o interrupt:*

Esistono due metodi per gestire le eccezioni: il primo consiste nell'avere un programma dedicato alla gestione di esse situato da una precisa locazione di memoria in poi; il secondo consiste nelle eccezioni vettorzate: questo meccanismo si basa sul fare riferimento a specifici indirizzi di memoria che contengono diversi gestori delle eccezioni, ognuno specializzato per gestirne un particolare tipo. Il vantaggio è quello di non necessitare di un registro Cause, in quanto l'indirizzo a cui saltare è definito dal tipo di eccezione che si presenta. Lo svantaggio è ...?

63) Cosa fa la cpu/sistema quando è concluso un interrupt (processo di restore)?

Il PC viene ripristinato al precedente valore (meno 4, visto che bisogna tornare all'istruzione di prima) grazie al registro EPC, i contenuti dei vari registri vengono ripristinati, i bit del registro cause vengono azzerati, Interrupt Enable viene rimesso a 1. Se si parla di periferiche, il bit ready viene rimesso a 0.

64) Per effettuare la differenza tra due numeri in CMPL2 in 32 bit con ALU a 32 bit devo settare a 1 il Carry-IN del Full-Adder in posizione 0". Questa affermazione è vera o falsa? Motivare la risposta

Questa affermazione è vera in quanto per effettuare una differenza con un Full-Adder bisogna sommare al primo numero (in CMPL2) il negativo del secondo (sempre in CMPL2), e per fare ciò bisogna sommare 1 al secondo numero. Questo 1 viene preso dal Carry-IN.

65) Cos'è l'UNICODE? Portare un esempio:

UNICODE è un sistema di codifica che assegna un numero univoco ad ogni carattere usato per la scrittura di testi, in maniera indipendente dalla lingua, dalla piattaforma informatica e dal programma utilizzato. Struttura: U+XXXX(hex). Esempio: à → U+00E0

66) Si descrivano degli esempi di "data hazards" e si accenni a come questi si potrebbero affrontare, potendo intervenire sull'hardware della cpu:

La dipendenza dai dati (data hazards) è una situazione che si verifica quando un'istruzione richiede per essere eseguita dei risultati di operazioni che non sono ancora terminate. Degli esempi sono: RAW - Read After Write, WAR - Write After Read, WAW - Write After Write. Una possibile soluzione a queste dipendenze è di assegnarle al compilatore che può inserire un numero adeguato di istruzioni NOP per risolvere le dipendenze.

67) Quali sono i principali tipi di segnali che si scambiano datapath e unità di controllo e a che cosa servono:

I segnali che si scambiano sono i segnali di controllo e i segnali di stato. I segnali di controllo servono per controllare appunto le selezioni di tutti i componenti usati nel datapath; mentre quelli di stato servono per capire cosa dovrà essere eseguito dopo.

68) Differenza tra salti assoluti e relativi:

I salti assoluti, sono quei salti che sostituiscono completamente il contenuto del PC, con il nuovo indirizzo espresso direttamente nell'istruzione. I salti relativi, sono quei salti che sostituiscono solo parzialmente il contenuto del PC, l'offset viene sommato al vecchio contenuto del PC.

69) Differenza tra istruzioni macchina e pseudo-istruzioni:

Le istruzioni macchina sono tutte quelle che mi permettono di compiere delle operazioni es. add ax,5; mentre le pseudo-istruzioni o direttive, sono comandi per l'assemblatore es. var1 db ?

70) *Si descriva cosa sia la branch prediction e in quale modo possa effettivamente aumentare le performance?*

La predizione delle diramazioni (branch prediction) è il compito della BPU (Branch Prediction Unit), una componente della CPU che cerca di prevedere l'esito di un'operazione su cui si basa l'accettazione di una istruzione di salto condizionato, evitando rallentamenti che possono essere molto evidenti in una architettura con pipeline. L'importanza di questa operazione è evidente soprattutto per i microprocessori moderni con lunghe pipeline, che per ogni errore di previsione devono sprecare molti cicli di clock di lavoro prezioso.

71) *Si spieghi perché nell'architettura MIPS32, i 16 bit del campo immediato di una istruzione "beq" consentano di identificare una tra 2^{18} locazioni di memoria:*

Sì, perché il campo offset deve essere spostato di 2 bit a sinistra (quindi si aggiungono due 0 alla fine), in modo tale che l'offset non codifichi lo spiazamento in numero di byte, ma di word. (shift left di 2).

72) *Si dica a quale prezzo i numeri in virgola mobile consentono di rappresentare valori in un intervallo molto maggiore di quello consentito da rappresentazioni in virgola fissa:*

In virgola fissa, se fisso opportune regole per il numero di bit dedicati alla parte intera/decimale, posso rappresentare numeri molto piccoli ma con la parte intera limitata (ex 1.0000000002) o molto grandi ma con parte decimale limitata (1982198219.1) e ho un errore relativo fisso (errore di approssimazione).

Risposta Chiusa

1) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui avviene una scrittura nel register file.*

add, and, lw, or, slt, sub

2) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui la ALU usa il registro A come sorgente di una delle sue operazioni.*

Tutte meno j.

3) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui la ALU usa il registro B come sorgente di una delle sue operazioni.*

add, and, beq, or, slt, sub

- 4) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui viene utilizzato il contenuto del registro B.*

add, and, beq, or, slt, sub, sw

- 5) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo, si supponga di affrontare in modo diverso da quanto visto a lezione il problema di salvare il PC in EPC per la gestione delle eccezioni. Si supponga di salvare all'inizio di ogni istruzione (fase di fetch) il valore del PC in EPC, utilizzando hardware apposito, in modo da evitare la sottrazione di 4 necessaria se il salvataggio avviene nelle fasi successive. Tale soluzione funziona?*

Funziona, il PC viene salvato, ma non si risparmia nulla in termini di cicli di clock.

- 6) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua tre somme.*

add, lw, sw

- 7) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua due o più somme.*

Tutte le istruzioni.

- 8) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua due somme ed una sottrazione.*

sub, beq, slt

- 9) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua esattamente due somme (e non tre).*

and, beq, j, or, slt, sub

- 10) *Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua una sottrazione.*

beq, slt, sub

11) *Una etichetta, in un sorgente assembly, identifica in generale:*

Una locazione di memoria. / **il punto di ingresso di una procedura**

12) *Dato il seguente frammento di codice:*

li \$10, 2

li \$16, 4

ciclo:

bgt \$10, \$16, fine_ciclo

sw \$16, 0(\$8)

addi \$8, \$8, 4

addi \$10, \$10, 3

j ciclo

fine_ciclo:

jr \$31

Quante volte viene ripetuta la istruzione "sw"?

Una volta.

13) *Nell'assembler MIPS/SPIM le etichette:*

Si riferiscono a locazioni di memoria e sono quindi gestite dall'assemblatore.

14) *Con riferimento ai principi di funzionamento dell'I/O visti a lezione, rispetto all'I/O a controllo di programma e su Interruzione, la modalità di I/O in DMA è, tra le altre cose:*

Più efficiente in termini di uso del processore principale.

15) *Con riferimento ai principi di funzionamento dell'I/O visti a lezione, si indichi un motivo plausibile per cui la modalità di I/O in DMA è più efficiente rispetto all'I/O a controllo di programma e ad interruzione:*

Perché' con il DMA la CPU è impegnata solo per predisporre l'inizio e gestire il termine dell'I/O.

16) *Con riferimento ai principi di funzionamento dell'I/O, il DMA richiede una circuiteria apposita, con capacità di accesso al bus e alle periferiche e per questo è tipicamente realizzata da:*

Un circuito dedicato, concettualmente pensabile interno alla periferica.

17) *Con riferimento ai principi di funzionamento dell'I/O, il processore dopo aver avviato il DMA:*

È libero di proseguire l'esecuzione di programmi.

18) *Con riferimento ai principi di funzionamento dell'I/O, il DMA richiede l'utilizzo di:*

Più registri periferica rispetto al controllo di programma.

19) *Con riferimento ai principi di funzionamento dell'I/O, nel caso di I/O Memory Mapped il bit di ready di una periferica, fisicamente è realizzato:*

Nei circuiti di una periferica di I/O, ma appare come uno dei bit di una specifica locazione dello spazio di indirizzamento di memoria.

20) *Con riferimento ai principi di funzionamento dell'I/O, nel caso di I/O Memory Mapped, la CPU può fare I/O:*

Accedendo ai registri dati e controllo della periferica come se fossero normali locazioni di memoria.

21) *Con riferimento ai principi di funzionamento dell'I/O, qual è il vantaggio principale dell'I/O Memory Mapped?*

Il set di istruzioni della CPU non deve essere esteso con istruzioni specifiche per accedere ai dispositivi di I/O.

22) *Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi è l'acquisizione delle risorse di memoria sullo stack necessarie per le variabili locali della procedura. Quale insieme di istruzioni svolge questo compito?*

La procedura chiamata.

23) *Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi è il salvataggio dei parametri per la procedura chiamata in un luogo in cui possano essere letti dalla procedura chiamata. Chi effettua effettivamente questo salvataggio?*

Il chiamante.

24) *Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi è il salvataggio dei risultati forniti dalla procedura in un luogo da dove possano essere letti dalla procedura chiamante. Chi effettua effettivamente questo compito?*

La procedura chiamata.

25) *Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi è il trasferimento del controllo alla procedura chiamata. Chi effettua effettivamente questo compito?*

Il chiamante.

26) *Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi è il ritorno del controllo alla procedura chiamante. Chi effettua effettivamente questo compito?*

La procedura chiamata.

27) *Si consideri una procedura A che effettua una chiamata ad una procedura B. La procedura B richiede in ingresso tre parametri (scalari a 32 bit) e fornisce uno scalare a 32 bit in uscita. La procedura A ha calcolato i valori da passare a B rispettivamente nei registri \$t2, \$s0 e \$t1. Quali delle seguenti istruzioni permettono il corretto passaggio dei parametri a B?*

move \$a2, \$t1 move \$a0, \$t2 move \$a1, \$s0

28) *La procedura A, durante la sua esecuzione, chiama la procedura figlia B. La procedura B esegue i suoi compiti senza chiamare nessuna altra procedura. La procedura B fornisce 1 scalare a 32 bit in uscita. L'interfaccia tra la procedura A e la procedura B segue le convenzioni di uso dei registri e di passaggio parametri. Indicare quali delle seguenti scelte sono necessarie per garantire un risultato corretto delle elaborazioni.*

La procedura A, al ritorno della chiamata della procedura B, trova il risultato in uscita nel registro \$v0.

29) *La procedura A, durante la sua esecuzione, chiama la procedura figlia B. La procedura B esegue i suoi compiti senza chiamare nessuna altra procedura. La procedura B richiede 2 parametri in ingresso (scalari a 32 bit) e fornisce 1 scalare a 32 bit in uscita. L'interfaccia tra la procedura A e la procedura B segue le convenzioni di uso dei registri e di passaggio parametri. Indicare quali delle seguenti scelte sono necessarie per garantire un risultato corretto delle elaborazioni.*

La procedura B trova i due parametri in ingresso rispettivamente in \$a0 e \$a1. La procedura A al termine della procedura B, trova il parametro in uscita nel registro \$v0.

30) *La procedura A, durante la sua esecuzione, chiama la procedura figlia B. La procedura B esegue i suoi compiti senza chiamare nessuna altra procedura. La procedura B richiede 4 parametri in ingresso (scalari a 32 bit) e fornisce 1 scalare a 32 bit in uscita. L'interfaccia tra la procedura A e la procedura B segue le convenzioni di uso dei registri e di passaggio parametri. Indicare quali delle seguenti scelte sono necessarie per garantire un risultato corretto delle elaborazioni.*

La procedura B trova i quattro parametri in ingresso rispettivamente in \$a0, \$a1, \$a2, \$a3. La procedura A al termine della procedura B, trova il parametro in uscita nel registro \$v0.

31) *Quali registri generali deve preservare un gestore delle eccezioni MIPS?*

Tutti i registri generali utilizzati, compreso \$at, ma esclusi \$k1 e \$k0.

32) *Se il registro Cause assume il valore 0x00000100/0x00000200, quale eccezione si è verificata?*

Interrupt Exception.

33) *Se il registro Cause assume il valore 0x00000018, quale eccezione si è verificata?*

IBE (fetch illegale dalla memoria).

34) *Se il registro Cause assume il valore 0x00000000, quale eccezione si è verificata?*

Nessuna eccezione.

35) *Se il registro Cause assume il valore 0x00000020, quale eccezione si è verificata?*

Syscall Exception.

36) *Se il registro Cause assume il valore 0x00000014, quale eccezione si è verificata?*

AdES (scrittura non allineata in memoria).

37) *Se il registro Cause assume il valore 0x00000030, quale eccezione si è verificata?*

Overflow Exception.

38) *Nell'architettura di riferimento MIPS 32, secondo le convenzioni software utilizzate, il gestore delle eccezioni può essere collocato:*

Solo a partire dalla locazione 0x80000180.

39) *Considerando di avere una cache di 16 blocchi di 4 words, a che numero di blocco viene mappato l'indirizzo 64 (indirizzamento al byte)?*

4 ($N^{\circ}\text{byte blocco} = N^{\circ}\text{word} * N^{\circ}\text{bit}(32)/8 \rightarrow \text{Indirizzo mappato} / N^{\circ}\text{byte blocco} = Y \rightarrow Y \% N^{\circ}\text{blocchi} = \text{Ris}$)

40) *Considerando di avere una cache di 16 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte)?*

4

41) *Considerando di avere una cache di 4 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte)?*

0

42) *Considerando di avere una cache di 8 blocchi di 16 words, a che numero di blocco viene mappato l'indirizzo 256 (indirizzamento al byte)?*

4

43) *Considerando di avere una cache di 8 blocchi di 4 words, a che numero di blocco viene mappato l'indirizzo 64 (indirizzamento al byte)?*

4

44) *Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte)?*

4

45) *Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 64?*

2

46) *Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 96 (indirizzamento al byte)?*

3

47) *Data una macchina con 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è numero medio di CPI?*

11 ($\text{HIT} * \text{HIT PROB} + \text{MISS} * (1 - \text{HIT PROB})$)

48) *Data una macchina con 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,9, qual è il numero medio di CPI?*

10,5

- 49) *Data una macchina con 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è il numero medio di CPI?*
12
- 50) *Data una macchina con 10 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,85, qual è il numero medio di CPI?*
12,25
- 51) *Data una macchina con 2.2 GHz di frequenza di clock, 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è velocità media in istruzioni/sec?*
200 milioni (VELOCITA'=f/CPI)
- 52) *Data una macchina con 450 MHz di frequenza di clock, 15 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual è velocità media in istruzioni/sec?*
25 milioni
- 53) *Data una macchina con 5 CPI per accessi solo in cache, 10 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,3, qual è il numero medio di CPI?*
8,5
- 54) *Data una macchina con 5 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,65, qual è il numero medio di CPI?*
10,25
- 55) *Data una macchina con 5 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,5, qual è il numero medio di CPI?*
15
- 56) *Data una macchina con 600 MHz di frequenza di clock, 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è velocità media in istruzioni/sec?*
50 milioni
- 57) *Data una macchina con 700 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 10 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,6, qual è velocità media in istruzioni/sec?*
100 milioni
- 58) *Data una macchina con 750 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 30 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,6, qual è velocità media in istruzioni/sec?*
50 milioni

- 59) *Data una macchina con 800 MHz di frequenza di clock, 10 CPI per accessi solo in cache, 30 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual è velocità media in istruzioni/sec?*
50 milioni
- 60) *Data una macchina con 800 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual è velocità media in istruzioni/sec?*
100 milioni
- 61) *Data una macchina con 800 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è velocità media in istruzioni/sec?*
100 milioni
- 62) *Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 2 volte un loop che utilizza le locazioni di memoria 5, 2, 3, 4, 4, quanti miss ci saranno?*
2
- 63) *Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 6 volte un loop che utilizza le locazioni di memoria 7, 5, 6, 4, 7 (indirizzamento alla word, non al byte), quanti miss ci saranno?*
2
- 64) *Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 3 volte un loop che utilizza le locazioni di memoria 6, 9, 11, 14, 1 (indirizzamento alla word, non al byte), quanti miss ci saranno?*
4
- 65) *Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 8 volte un loop che utilizza le locazioni di memoria 6, 4, 11, 15, 5 (indirizzamento alla word, non al byte), quanti miss ci saranno?*
3
- 66) *Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 2 word. Se la cache parte vuota e si esegue 7 volte un loop che utilizza le locazioni di memoria 7, 9, 12, 2, 6 (indirizzamento alla word, non al byte), quanti miss ci saranno?*
4
- 67) *Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 4 word. Se la cache parte vuota e si esegue 11 volte un loop che utilizza le locazioni di memoria 7, 4, 18, 31, 16 (indirizzamento alla word, non al byte), quanti miss ci saranno?*
3

- 68) *Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 4 word. Se la cache parte vuota e si esegue 9 volte un loop che utilizza le locazioni di memoria 4, 29, 24, 27, 6 (indirizzamento alla word, non al byte), quanti miss ci saranno?*
3
- 69) *Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 8 word. Se la cache parte vuota e si esegue 10 volte un loop che utilizza le locazioni di memoria 58, 26, 31, 17, 42 (indirizzamento alla word, non al byte), quanti miss ci saranno?*
4
- 70) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x00100000 a 0x0010007FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*
112
- 71) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x001000000 a 0x001003FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*
16
- 72) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x01000000 a 00100007FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 8 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*
56
- 73) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10000000 a 0x100003FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 8 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*
56
- 74) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10010000 a 0x10010FFF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 8 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*
248

- 75) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10100000 a 0x101001FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*
16
- 76) *Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10101000 a 0x101011FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?*
Nessuno
- 77) *Data una memoria virtuale da 1 Gbyte, pagine da 4 kbyte ed indirizzamento fisico a 28 bit, che percentuale del numero totale di pagine virtuali può stare fisicamente in memoria?*
25%
- 78) *Data una memoria virtuale da 10 Gbyte, pagine da 2 kbyte ed indirizzamento fisico a 33 bit, che percentuale del numero totale di pagine virtuali può stare fisicamente in memoria?*
80%
- 79) *Data una memoria virtuale da 10 Gbyte, pagine da 3 kbyte ed indirizzamento fisico a 32 bit, che percentuale del numero totale di pagine virtuali può stare fisicamente in memoria?*
40%
- 80) *Data una memoria virtuale da 4 Gbyte, pagine da 12 kbyte ed indirizzamento fisico a 30 bit, che percentuale del numero totale di pagine virtuali può stare fisicamente in memoria?*
25%
- 81) *Data una memoria virtuale da 4 Gbyte, pagine da 4 kbyte ed indirizzamento fisico a 30 bit, che percentuale del numero totale di pagine virtuali può stare fisicamente in memoria?*
25%
- 82) *Data una memoria virtuale da 8 Gbyte, pagine da 2 kbyte ed indirizzamento fisico a 32 bit, che percentuale del numero totale di pagine virtuali può stare fisicamente in memoria?*
50%
- 83) *Data una memoria virtuale da 8 Gbyte, pagine da 3 kbyte ed indirizzamento fisico a 30 bit, che percentuale del numero totale di pagine virtuali può stare fisicamente in memoria?*
12.5%
- 84) *Data una memoria virtuale da 8 Gbyte, pagine da 4 kbyte ed indirizzamento fisico a 32 bit, che percentuale del numero totale di pagine virtuali può stare fisicamente in memoria?*
50%

85) *Dove risiede la Page Table di un processo attivo?*

Nella memoria principale.

86) *È possibile gestire una Page Table senza nessun aiuto da parte dell'architettura hw?*

No, perché ci vuole troppo tempo.

87) *In un meccanismo di memoria virtuale le pagine sono gestite via software perché:*

88) *In una memoria virtuale si può usare un meccanismo di scrittura write-through?*

Sì, è un'alternativa al più performante ma più costoso write-back.

89) *Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 18 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size è di 4 kbyte, quanto è grande la memoria fisica?*

90) *Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 18 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size è di 8 kbyte, quanto è grande la memoria fisica?*

91) *Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 20 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size è di 1 kbyte, quanto è grande la memoria fisica?*

92) *Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 20 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size è di 4 kbyte, quanto è grande la memoria fisica?*

93) *Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 20 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size è di 8 kbyte, quanto è grande la memoria fisica?*

94) *Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 21 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size è di 2 kbyte, quanto è grande la memoria fisica?*

95) *Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 22 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size è di 1 kbyte, quanto è grande la memoria fisica?*

96) *Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 22 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size è di 2 kbyte, quanto è grande la memoria fisica?*

- 97) *Ogni volta che c'è una Page Fault c'è stato anche un TLB miss?*
No, perché la pagina potrebbe essere in memoria.
- 98) *Quale delle seguenti proprietà viene garantita da un'implementazione efficace della sicurezza nell'ambito della memoria virtuale?*
Ogni processo può accedere solo allo spazio a lui assegnato.
- 99) *Quanto è grande la Page Table di una macchina con indirizzo virtuale di 32 bit e pagine da 1 kbyte, se ogni riga della tabella è di 32 bit?*
16 Mbyte ($2^{\text{INDIRIZZI}} / 2^{\text{DIM PAGINA}} = \text{N}^\circ \text{RIGHE} \rightarrow \text{DIM PAGE TABLE} = \text{N}^\circ \text{RIGHE} * \text{DIM RIGA}$)
- 100) *Quanto è grande la Page Table di una macchina con indirizzo virtuale di 32 bit e pagine da 2 kbyte, se ogni riga della tabella è di 32 bit?*
8 Mbyte
- 101) *Quanto è grande la Page Table di una macchina con indirizzo virtuale di 32 bit e pagine da 8 kbyte, se ogni riga della tabella è di 16 bit?*
1 Mbyte
- 102) *Quanto è grande la Page Table di una macchina con indirizzo virtuale di 32 bit e pagine da 8 kbyte, se ogni riga della tabella è di 32 bit?*
2 Mbyte
- 103) *Quanto è grande la Page Table di una macchina con indirizzo virtuale di 34 bit e pagine da 1 kbyte, se ogni riga della tabella è di 32 bit?*
64 Mbyte
- 104) *Quanto è grande la Page Table di una macchina con indirizzo virtuale di 34 bit e pagine da 2 kbyte, se ogni riga della tabella è di 32 bit?*
32 Mbyte
- 105) *Quanto è grande la Page Table di una macchina con indirizzo virtuale di 34 bit e pagine da 4 kbyte, se ogni riga della tabella è di 32 bit?*
16 Mbyte
- 106) *Quanto è grande la Page Table di una macchina con indirizzo virtuale di 34 bit e pagine da 8 kbyte, se ogni riga della tabella è di 32 bit?*
8 Mbyte
- 107) *Se una page table ha 2^{18} righe da 20 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale è da 32 bit, quanto è grande la memoria fisica?*

- 108) *Se una page table ha 2^{18} righe da 22 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale è da 30 bit, quanto è grande la memoria fisica?*
- 109) *Se una page table ha 2^{20} righe da 18 bit, includendo i bit dirty e valid, e l'indirizzo virtuale è da 32 bit, quanto è grande la memoria fisica?*
- 110) *Se una page table ha 2^{20} righe da 19 bit, includendo i bit dirty e valid, e l'indirizzo virtuale è da 32 bit, quanto è grande la memoria fisica?*
- 111) *Se una page table ha 2^{20} righe da 20 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale è da 32 bit, quanto è grande la memoria fisica?*
- 112) *Se una page table ha 2^{20} righe da 21 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale è da 32 bit, quanto è grande la memoria fisica?*
- 113) *Se una page table ha 2^{20} righe da 23 bit, includendo i bit dirty e valid, e l'indirizzo virtuale è da 32 bit, quanto è grande la memoria fisica?*
- 114) *Se una page table ha 2^{20} righe da 23 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale è da 32 bit, quanto è grande la memoria fisica?*
- 115) *Un meccanismo di memoria virtuale utilizza pagine di almeno qualche migliaio di byte, tra gli altri motivi, anche perché:*
Perché la miss penalty è estremamente bassa.
- 116) *Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1ns (10^{-9}). Se la hit rate durante l'esecuzione è 0.95, qual è (in prima approssimazione) il tempo di esecuzione del programma?*
Circa 7ms. $(N^{\circ} \text{ISTRUZ} = (f_{\text{CLOCK}}) T_{\text{PROG}} / T_{\text{NO CACHE}} \text{ (N}^{\circ} \text{CICLI CLOCK)}) \rightarrow \% \text{CON CACHE} = T_{\text{ACCESSO}} \cdot \text{HIT RATE}$
 $\rightarrow T = N^{\circ} \text{ISTRUZ} \cdot T_{\text{ACCESSO}} + (N^{\circ} \text{ISTRUZ} \cdot \% \text{CON CACHE} \cdot T_{\text{ACCESSO}}) / T_{\text{PROG}})$
- 117) *Si consideri un processore come il MIPS32 con un clock a 10MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock. Questo processore ha una periferica che genera dati da 4byte alla frequenza di 100kHz. Il registro dati della periferica è pure a 32bit. Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliano 120 istruzioni dell'handler e che dopo il trasferimento ci vogliano altre 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati:*
Non è possibile perché il processore non ha cicli macchina a sufficienza per eseguire la quantità di istruzioni necessaria per il quantitativo di dati generato dalla periferica.
Frequenza processore=100MHz oppure periferica a 10KHz $\rightarrow$ sì in linea teorica perché il processore è saturato al 100% della sua capacità dalla gestione della periferica.

118) Si supponga che: una CPU MIPS esegua una istruzione ogni ciclo di clock; il clock della CPU è di 500 MHz; il device emette al massimo 1 Kb/s; impostare i registri del DMA occupa 10 cicli di clock; eseguire alcune istruzioni di prologo e epilogo è trascurabile. Si vuole trasmettere un testo di $2 \cdot 10^6$ byte. Qual è il rapporto dei tempi di impiego della CPU nel caso di DMA e di I/O a controllo di programma?

10^{11} ($T_{\text{ogni ciclo}} = 1/f \rightarrow T_{\text{trasf}} = N^{\circ} \text{CICLI} * T_{\text{ogni ciclo}} \rightarrow \text{DIM TESTO}(\text{CONTROLLO PROG}) / T_{\text{trasf}}$)

119) Con una rappresentazione in virgola fissa di 12bit in grado di rappresentare valori compresi tra 2307.21 e 6398.21, quale errore di approssimazione (numero approssimante) si commette a rappresentare il numero 4573.87?

Nessuna delle altre risposte è corretta.

120) Con una rappresentazione in virgola fissa di 10bit in grado di rappresentare valori compresi tra 11.45 e 21.69, quale errore di approssimazione (numero approssimante) si commette a rappresentare il numero 17.665774?

Nessuna delle altre risposte è corretta.

121) Con una rappresentazione in virgola fissa di 8bit per rappresentare valori compresi tra 14.4 e 40.0, quale errore di approssimazione (numero - approssimante) si commette a rappresentare il numero 37.913?

0.013 ($\text{RIS} = \text{VAL}_{\text{MAX}} - \text{VAL}_{\text{MIN}} \rightarrow \text{RIS} / 2^{N^{\circ} \text{BIT}} \rightarrow \text{TROVO QUANTE CIFRE POSSO RAPPRESENTARE}$)

122) Calcolare il tempo di trasferimento con controllo di programma, avendo 2000Kb da trasmettere e una banda passante di 1KB/s:

2000s ($T = \text{BYTE DA TRASMETTERE} / \text{BANDA PASSANTE}$)

123) Con riferimento ai principi di funzionamento dell'I/O, il DMA richiede una circuiteria apposita, con capacità di accesso diretto al bus da parte delle periferiche. Trascurando l'arbitraggio nell'accesso al bus, si chiede come sia tipicamente realizzata la circuiteria che consente la gestione con DMA:

Con un circuito dedicato che su un piano concettuale è pensabile risiedere all'interno della memoria principale.

124) Al massimo quanti caratteri in codifica ASCII possono essere memorizzati in un registro a 32 bit?

4

125) Sapendo che il codice ASCII del carattere 'A' è 65 decimale, qual è il codice ASCII di 'D'?


0x44

126) Qual è il codice ASCII del carattere 'd'(binario-decimale-esadecimale)?


01100100-100-0x64

127) Calcolare il tempo di trasferimento con DMA, sapendo che impostare i registri del DMA occupa 10 cicli di clock; il clock ha una frequenza di 500Mhz:

$2 \cdot 10^{-8}$ ($T_{\text{ogni ciclo}} = 1/f \rightarrow T_{\text{trasf}} = N^{\circ} \text{CICLI} * T_{\text{ogni ciclo}}$)



CARRY OUT=1
RESULT=1



CARRY OUT=1
RESULT=0

```

# riga 1
li $t3, 37
# riga 2
la $t4, 0x10001100
# riga 3
la $t0, 0x0000440

L2:
beq $t0, $t3, L3
# riga 4
# riga 5

L1:
lw $t1, 0($t0)
# riga 6
li $t2, 1
# riga 7
and $t3, $t1, $t2
# riga 8
beq $t1, $t0, L1
# riga 9
lw $t1, -4($t0)
# riga 10
sw $t1, 0($t0)
# riga 11
# riga 12

addi $t3, $t3, -1
# riga 13
addi $t4, $t4, 4
# riga 14
j L2
# riga 15

L3:
# riga 16

```

Si chiede di specificare cosa viene fatto dalla istruzione alla riga 7.

Il registro dati della periferica si trova a 0x80000440 e viene prelevato dalla periferica e copiato

Dato il seguente segmento dati, dire a quale indirizzo è contenuto il valore 86.

```
.data 0x10008000
.word 10
.word 21
.word 32
.word 23
.word 40
.word 12
.word 86
.word 72
.word 24
.word 18
```

**SI CONTA SEMPRE DALLA PRIMA WORD,
0-4-8-C-10-14-18-1C.....**

Il seguente segmento di codice assembly effettua un calcolo su due valori presi da un array, mediante una procedura. Dire quale valore assume il registro \$t0 alla fine della esecuzione.

```
.data
array: .word 10, 21, 32, 23, 40, 12, 86, 72, 23, 18, 35, 68, 27, 46, 55
.text
main:
# Preparazione dei parametri e chiamata della procedura
la $a0, array
li $a1, 5
li $a2, 9
jal procedura
move $t0, $v0      # valore ritornato
# fine esecuzione
li $v0, 10
syscall

# Procedura
procedura:
sll $t0, $a1, 2     # una word contiene 4 byte
add $t0, $a0, $t0
lw $t1, 0x0($t0)    # estrazione primo valore
sll $t0, $a2, 2
add $t0, $a0, $t0
lw $t2, 0x0($t0)    # estrazione secondo valore
mul $v0, $t1, $t2   # calcolo del valore
jr $ra
```

**216 con valori 5 e 9 e mul alla fine
420 con valori 5 e 10 e mul alla fine
11 con valori 1 e 0 e sub alla fine**

- Bit registro di stato
 - o Bit di zero, quando il risultato di un'operazione logica o matematica è 0
 - o Bit di Carry (riporto), indica se il risultato di un'operazione da un riporto
 - o Bit di segno, indica se il risultato è positivo o negativo
 - o Bit di overflow, indica se il risultato da overflow secondo la rappresentazione CMPL2
- Bit registro di stato di una periferica
 - o Ready-bit, indica lo stato di pronto di una periferica
 - o Error-bit, indica la presenza di errori
 - o Interrupt-enabled-bit (nel registro di controllo), quando la periferica cambia di stato questo bit indica alla CPU che c'è un nuovo evento da gestire

Convertire la seguente istruzione dal formato mnemonico assembly al formato binario:
sub \$t0,\$a0,\$s5

0000 0000 1001 0101 0100 0000 0010 0010

Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$t0 alla fine della esecuzione.

```
# ...  
li $t0, 5  
li $t1, 3  
li $t2, 6  
li $t3, 4  
li $t4, 8  
    blt $t3, $t1, Else  
    add $t0, $t1, $t2  
    j EndIf  
Else: sub $t0, $t2, $t3  
EndIf: nop  
# fine esecuzione
```

Se ho 5,3,6,4,8 → 9

Se ho 5,4,2,4,8 → 6

Se ho 5,7,2,4,8 → -2

Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$v0 alla fine della esecuzione.

```
.text  
main:  
li $t0, 21  
li $s2, 0x00000f0f  
or $t5, $t0, $s2  
srl $v0, $t5, 6  
# fine esecuzione
```

Se ho t0=21 operatore=or srl=6 → 60

Se ho t0=21 operatore=or srl=7 → 30

Se ho t0=100 operatore=and srl=1 → 2

Con riferimento al seguente insieme di istruzioni:

```
li $t3, 32          # riga 1  
la $t4, 0x10001100  # riga 2  
la $t0, 0x80000440  # riga 3  
  
L2:                 # riga 4  
beq $t3, $0, L3     # riga 5  
  
L1:                 # riga 6  
lw $t1, 0($t0)       # riga 7  
li $t2, 1            # riga 8  
and $t1, $t1, $t2     # riga 9  
beq $t1, $0, L1       # riga 10  
lw $t1, -4($t0)       # riga 11  
sw $t1, 0($t4)        # riga 12  
  
addi $t3, $t3, -1     # riga 13  
addi $t4, $t4, 4       # riga 14  
j L2                  # riga 15  
  
L3:                 # riga 16
```

NESSUNA DELLE
RISPOSTE È CORRETTA

Si chiede di specificare cosa viene fatto dalla istruzione alla riga 9.

Con riferimento al seguente insieme di istruzioni:

```
li $t3,32          # riga 1
la $t4,0x10001100  # riga 2
la $t0,0x80000440  # riga 3

L2:                # riga 4
beq $t3,$0,L3      # riga 5


L1:                # riga 6
lw $t1,0($t0)      # riga 7
li $t2,1           # riga 8
and $t1,$t1,$t2     # riga 9
beq $t1,$0,L1      # riga 10
lw $t1,-4($t0)     # riga 11
sw $t1,0($t4)      # riga 12

addi $t3,$t3,-1     # riga 13
addi $t4,$t4,4      # riga 14
j L2               # riga 15

L3:                # riga 16
```

NESSUNA DELLE
RISPOSTE È CORRETTA

Si chiede di specificare cosa viene fatto dalla istruzione alla riga 5.



NESSUNA DELLE
RISPOSTE È CORRETTA

A quale circuito corrisponde il disegno in figura?

Il seguente segmento di codice assembly esegue un calcolo su alcuni valori contenuti in un array, attraverso i loro indici. Dire quale valore assume il registro \$v0 alla fine della esecuzione.

```
.data
array: .word 10, 21, 32, 23, 40, 12, 86, 72, 23, 18, 35, 68, 27, 46, 55
.text
main:
li $v0, 0
li $t1, 0    # primo indice
li $t2, 2    # ultimo indice
loop:
    bgt $t1, $t2, endloop    # test di uscita
    sll $t3, $t1, 2          # una word contiene 4 byte...
    lw  $t4, array($t3)      # accesso al valore nell'array
    add $v0, $v0, $t4        # calcolo del valore
    addi $t1, $t1, 1         # gestione del conteggio
j loop
endloop:
# fine esecuzione
```

Se ho 0,0,2 → 63

Se ho 0,7,9 → Nessuna
delle altre è giusta

Se ho 0,2,4 → 76

Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$v0 alla fine della esecuzione. **Attenzione:** per risolvere l'esercizio, si supponga che il segmento DATA inizi all'indirizzo 0x10008000 e che il registro utilizzato per l'accesso contenga lo stesso indirizzo.

```
.data 0x10008000
.word 2
.word 1
.word 0
.word 3
.word 4

.text
main:
#...
li $s4, 0x10008000
lw $v0, 0x0000($s4)
# fine esecuzione
```

2

Convertire la seguente istruzione dal formato binario al formato mnemonico assembly:
0010 0010 1010 1011 0000 0000 0000 1001

Addi \$t3, \$s5(9)

Convertire la seguente istruzione dal formato binario al formato mnemonico assembly:
0000 0000 1001 0101 0100 0000 0010 0000

Add \$t0,\$a0,\$s5

Convertire la seguente istruzione dal formato mnemonico assembly al formato esadecimale:
sw \$t0, 24(\$a2)

Nessuna delle altre è giusta

Convertire la seguente istruzione dal formato binario al formato mnemonico assembly:
0011 0000 1010 0111 0000 0000 0000 1001

Andi \$a3,\$a1,9

Supponendo che i registri contengano i seguenti valori:

\$a2 = 0x10008004

\$t1 = 0x10008008

\$t4 = 0x1000800C

\$t7 = 0x10008010


\$s2 = 0x10008000

\$s7 = 0x10008018


0x10008028

Dire da quale indirizzo di memoria la seguente istruzione carica il valore nel registro indicato:


lw \$ra, 16(\$s7)




Conta in (modulo 4) le transizioni del valore dell'ingresso C



Mantiene l'uscita a 1 per un numero di periodi di clock determinato dal valore dell'ingresso alla fine di un periodo con uscita a 0



Conta in modulo 3 o 4 a seconda del valore del segnale di controllo C



**NESSUNA DELLE
RISPOSTE È CORRETTA**

Con riferimento al register file MIPS32 (si veda figura) si supponga che gli ingressi siano così configurati

- ReadRegister1 valga 01000 e ReadRegister2 01001
- WriteRegister valga 01001
- WriteData abbia valore 0x00000032
- Write abbia valore 1

Si consideri inoltre che i valori dei registri siano

- \$8 = 0x0000001A
- \$10 = 0x0000001B
- \$11 = 0x00000009
- \$9 = 0x00000010

Successivamente al fronte attivo del clock, quando i segnali logici saranno ormai divenuti stabili, che valore si avrà su ReadData1 e ReadData2?

Dato il seguente segmento dati, dire quale valore è contenuto all'indirizzo 0x10008000.

```
.data 0x10008000
.word 10
.word 21
.word 32
.word 23
.word 40
.word 12
.word 86
.word 72
.word 24
.word 18
```

10

Aggiornamento Giugno 2020

1) Si consideri un processore come il MIPS32 con clock a 10MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock.

Questo processore ha una periferica che genera dati da 4byte alla frequenza di 1kHz. Il registro dati della periferica è pure a 32bit.

Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliano 120 istruzioni dell'handler e che dopo il trasferimento ci vogliano altre 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati.

- non è possibile perché il processore non ha cicli macchina a sufficienza per eseguire la quantità di istruzioni necessaria per il quantitativo di dati generato dalla periferica
- con questi valori numerici, la risposta in linea teorica è sì, ma il programma che viene interrotto ad ogni richiesta di trasferimento non avanzerebbe
- sì perché la frequenza con cui il processore riesce a leggere i dati è indipendente dalla frequenza del clock
- sì perché i processori durante l'esecuzione delle risposte ad interruzione cambiano il numero di cicli di clock per istruzione
- nessuna delle altre risposte è corretta

$$\begin{aligned}10 \text{ MHz} &= 10\,000\,000 \text{ Hz} \\10\,000\,000 : X &= 5 \text{ cicli} : 1 \text{ istruzione} \\ \frac{10\,000\,000}{5} &= X \\ X &= 2\,000\,000 \\1 \text{ kHz} &= 1000 \text{ Hz} \\(120 + 80) \cdot 1000 &= 200\,000 \\2\,000\,000 &> 200\,000\end{aligned}$$

2) Si consideri il processore come il MIPS32 con clock a 10 MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock. Questo processore ha una periferica che genera dati da 4 byte alla frequenza di 10 kHz. Il registro dati della periferica è pure a 32 bit. Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliono 120 istruzioni dell'handler e che dopo il trasferimento ci vogliono oltre 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati.

Con questi valori numerici, la risposta in linea teorica è sì, ma il programma che viene interrotto ad ogni richiesta di trasferimento non avanzerebbe

$$10 \text{ MHz} = 10\,000\,000 \text{ Hz}$$

$$10\,000\,000 : X = 5 : 1$$

$$X = \frac{10\,000\,000}{5} = 2\,000\,000$$

$$10 \text{ kHz} = 10\,000 \text{ Hz}$$

$$(120 + 80) \cdot 10\,000 = 2\,000\,000$$

$$2\,000\,000 = 2\,000\,000$$

3) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns.

Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1 ns. Se la hit rate durante l'esecuzione è 0.8, qual è (in prima approssimazione) il tempo di esecuzione del programma? (NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni).

- 22 ms quindi nessuna delle risposte è corretta.

$$100 \text{ ms} \rightarrow 0,1 \text{ s}$$

$$50 \text{ ns} \rightarrow 5 \cdot 10^{-8} \text{ s}$$

$$1 \text{ ns} \rightarrow 10^{-9} \text{ s}$$

$$0,8 \text{ HIT RATE} \rightarrow 80\% + \text{ HIT RATE}$$

$$\frac{20\%}{100\%} = \text{MISS RATE}$$

$$\frac{0,1}{5 \cdot 10^{-8}} = \frac{10^{-1}}{5 \cdot 10^{-8}} = 2000000$$

$$80\% \text{ di } 2000000 = 1600000$$

$$1600000 \cdot 1 \text{ ns} = 0,0016 \text{ s}$$

$$20\% \text{ di } 2000000 = 400000$$

$$400000 \cdot (1 \text{ ns} + 50 \text{ ns}) =$$

$$400000 \cdot 5,1 \cdot 10^{-8} = 0,0204 \text{ s}$$

$$0,0016 + 0,0204 = 0,022 = 22 \text{ ms}$$

4) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns.

Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1ns. Se la hit rate durante l'esecuzione è 0.99, qual è (in prima approssimazione) il tempo di esecuzione del programma?

(NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni).

Nessuna delle risposte è corretta

$$100 \text{ ms} = 0,1 \text{ s}$$

$$50 \text{ ns} = 5 \cdot 10^{-8} \text{ s}$$

$$1 \text{ ns} = 10^{-9} \text{ s}$$

$$0,99 \text{ HIT RATE} \rightarrow 99\% \text{ HIT} \\ 1\% \text{ MISS}$$

$$\frac{0,1}{5 \cdot 10^{-8}} = 2000000$$

$$99\% \text{ di } 2000000 = 1980000$$

$$1980000 \cdot 10^{-9} = 0,00198$$

$$1\% \text{ di } 2000000 = 20000$$

$$20000 \cdot (1 + 50) = 20000 \cdot 5,1 \cdot 10^{-8}$$

$$= 0,00102$$

$$0,00198 + 0,00102 = 0,003$$

5) Convertire la seguente istruzione dal formato binario al formato mnemonico assembly:

0000 0010 0001 0100 0010 1000 0010 0000

- add \$a0,\$s0,\$s4
- sub \$t0,\$a0,\$s5
- sub \$a1,\$s0,\$s4
- add \$t0,\$a0,\$s5
- nessuna delle altre risposte è corretta

La risposta giusta sarebbe add \$a1,\$s0,\$s4

6) Convertire la seguente istruzione dal formato binario al formato mnemonico assembly:

0010 0011 1011 1101 0000 0000 0010 1000

- nessuna delle altre risposte è corretta

La risposta giusta sarebbe ADDI \$sp \$sp 40

7) Convertire la seguente istruzione dal formato mnemonico assembly al formato esadecimale:

lw \$s0, 96(\$sp)


0x8FB00060

```
LW $s0, 96($sp)
$sp = 29 = 16 + 8 + 4 + 1 = 11101
$s0 = 16 = 1000
96 = 1100000
LW = 35 = 100011

1000 1111 1011 0000 0000 0000 0110 0000
 8   F   B   0   0   0   6   0
0x8FB00060
```

8) Convertire la seguente istruzione dal formato mnemonico assembly al formato binario:
add \$t0, \$s5, \$a0

Binary: 00000010101001000100000000100000




9) Convertire la seguente istruzione dal formato binario al formato mnemonico assembly:
0011 0000 1101 0011 0000 0000 0000 1010

ANDI \$s3 \$a2 10



10) Convertire la seguente istruzione dal formato mnemonico assembly al formato binario:
sw \$s0, 16(\$t7)

101011011111000000000000000010000



11) Qual e' il numero decimale corrispondente a 00111000 in eccesso 128 ? • 73

- nessuna delle altre risposte
- -72
- 72
- -73

La risposta è - 72

$$\begin{aligned} &00111000 \\ &2^3 + 2^4 + 2^5 = 56 \\ &\text{NUMERO DECIMALE} + 128 = 56 \\ &\text{NUMERO DECIMALE} = 56 - 128 = -72 \end{aligned}$$

12) Con una rappresentazione in virgola fissa di 12bit in grado di rappresentare valori compresi tra 2302.21 e 6398.21, quale errore di approssimazione (numero - approssimante) si commette a rappresentare il numero 4573.87?

Nessuna delle risposte è corretta.
La risposta giusta sarebbe -0.13

$$\begin{aligned} &6398,21 - 2302,21 = 4096 \\ &4096 / 2^{12} = 1 \\ &\quad \downarrow \\ &\quad \text{POSSO APPROSSIMARE} \\ &\quad \text{FINA ALLE UNITÀ} \\ &4573,87 - 4574 = -0,13 \end{aligned}$$

13) Con una rappresentazione in virgola fissa di 10 bit in grado di rappresentare valori compresi tra 11.45 e 21.69, quale errore di approssimazione (numero-approssimante) si commette a rappresentare il numero 17.665774?

0.001534.

-0.153.

-0.015336.

0.015336.

0.153.

Nessuna delle altre risposte è corretta.

La risposta esatta dovrebbe essere - 0.004226

Handwritten calculation on a grid background:

$$21.69 - 11.45 = 10.24$$
$$10.24 / 2^{10} = 0.01$$

↓

POSSO RAPPRESENTARE
TRAMITE APPROSSIMAZIONE
FINO ALLA SECONDA CIFRA
DOPO LA VIRGOLA

$$17.665774 - 17.67 = -0.004226$$

14) Se il registro Cause assume il valore 0x00000200, quale eccezione si è verificata?

Interrupt

15) Se il registro Cause assume il valore 0x00000020, quale eccezione si è verificata?

Syscall

16) Se il registro Cause assume il valore 0x00000000, quale eccezione si è verificata?

Non ci sono eccezioni

$$0 \times 00000000 = 0_2 = 0_{10}$$




FIGURE A.7.2 The Cause register.

handler from being disturbed by an interrupt or exception, but it should be reset when the handler finishes. If the interrupt enable bit is 1, interrupts are allowed. If it is 0, they are disabled.

Figure A.7.2 shows the subset of Cause register fields that SPIM implements. The branch delay bit is 1 if the last exception occurred in an instruction executed in the delay slot of a branch. The interrupt pending bits become 1 when an interrupt is raised at a given hardware or software level. The exception code register describes the cause of an exception through the following codes:

Number	Name	Cause of exception
0	Int	interrupt (hardware)
4	AdEL	address error exception (load or instruction fetch)
5	AdES	address error exception (store)
6	IBE	bus error on instruction fetch
7	DBE	bus error on data load or store
8	Sys	syscall exception
9	Bp	breakpoint exception
10	Ri	reserved instruction exception
11	CpU	coprocessor unimplemented
12	Ov	arithmetic overflow exception
13	Tr	trap
15	FPE	floating point

SE SONO TUTTI 0 ALLORA NON C'E ECCEZIONE

17) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$v0 alla fine della esecuzione.
Attenzione: per risolvere l'esercizio, si supponga che il segmento DATA inizi all'indirizzo 0x10008000 e che il registro utilizzato per l'accesso contenga lo stesso indirizzo.

```
.data 0x10008000
.word 20
.word 3
.word 1
.word 35
.word 15

.text
main:

#...
li $s5, 0x10008000
lw $v0, 0x0008($s5)

# fine esecuzione
```

Il registro contiene il valore 1

. DATA 0x10008000

. WORD 20	→	0x10008000
. WORD 3	→	0x10008004
. WORD 1	→	0x10008008
. WORD 35	→	0x1000800C
. WORD 15	→	0x10008010

li \$s5, 0x10008000

↓

CARICA L'INDIRIZZO IN \$s5

lw \$v0, 0x0008(\$s5)

=

lw \$v0, 8(\$s5)


A \$v0 VIENE ASSEGNATO IL VALORE DEL REGISTRO \$s5 + 8

0x10008000 + 8 = 0x10008008

18) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$t0 alla fine della esecuzione.

```
#...  
li $t0, 5  
li $t1, 7  
li $t2, 2  
li $t3, 4  
li $t4, 8  
  
bne $t3, $t4, Else  
    add $t0, $t1, $t2  
j Endlf  
Else: sub $t0, $t0, $t3  
Endlf: nop  
  
# fine esecuzione
```

Il registro contiene il valore 1



Handwritten analysis of the assembly code on a grid background:

- $\$t0 = 5$
- $\$t1 = 7$
- $\$t2 = 2$
- $\$t3 = 4$
- $\$t4 = 8$
- $\$t3 \neq \$t4 \rightarrow \text{VAI IN ELSE}$
- $\text{ELSE} = \$t0 - \$t3 = 5 - 4 = 1$

19) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$v0 alla fine dell'esecuzione.

Attenzione: per risolvere l'esercizio, si supponga che il segmento DATA inizi all'indirizzo 0x10008000 e che il registro utilizzato per l'accesso contenga lo stesso indirizzo.

```
.data 0x10008000
```

```
.word 23
```

```
.word 21
```

```
.word 32
```

```
.word 10
```

```
.word 40
```

```
.text
```

```
main:
```

```
#...
```

```
li $t4, 0x10008000
```

```
lw $v0, 0x0004($t4)
```

```
#fine esecuzione
```

Il registro assume il valore 21


✓

.word 23	→ 10008000
.word 21	→ 10008004
.word 32	→ 10008008
.word 10	→ 1000800C
.word 40	→ 10008010

$\$t4 = 0x10008000$

$LW \$v0, 4(\$t4)$

$\$v0 = 10008000 + 4 = 10008004$



20) Con riferimento al register file MIPS32 (si veda figura) si supponga che gli ingressi siano così configurati

- ReadRegister1 valga 01000 e ReadRegister2 01001
- WriteRegister valga 01001
- WriteData abbia valore 0x00000032
- Write abbia valore 0

Si consideri inoltre che i valori dei registri siano

- \$8 = 0x0000001A
- \$10 = 0x0000001B
- \$11 = 0x00000009
- \$9 = 0x00000010

Successivamente al fronte attivo del clock, quando i segnali logici saranno ormai divenuti stabili, che valore si avrà su ReadData1 e ReadData2?

Nessuna delle altre risposte è quella corretta.


La risposta corretta sarebbe:

ReadData1 = 0x0000001A

ReadData2=0x00000010

```

READ REGISTER 1 = 01000 = 8 → $8
READ REGISTER 2 = 01001 = 9 → $9
WRITE REGISTER = 01001 = 9
WRITE DATA = 0x 00000032
WRITE = 0 → NON SCRIVERÀ
      ↓
    READ DATA 1 = 0x 0000001A
    READ DATA 2 = 0x 00000010
  
```



21) Dato il circuito logico in figura, quali fra le seguenti affermazioni corrisponde a verità:

L'uscita dipende dal solo valore dell'ingresso A.

L'uscita dipende dal valore degli ingressi A e B.

L'uscita è sempre vera indipendentemente dall'ingresso.

Nessuna delle altre risposte è quella corretta.

La risposta giusta è "L'uscita è sempre vera indipendentemente dall'ingresso" in quanto la porta f) è una xor negata ed è quindi una tautologia.

$A = 1$	a) 1	b) 0	
$B = 1$	c) 0	e) 0	f) 1
	d) 0		
$A = 0$	a) 0	b) 1	
$B = 0$	c) 1	e) 1	f) 1
	d) 1		

$A = 1$	a) 0	b) 1	
$B = 0$	c) 0	e) 1	f) 1
	d) 1		
$A = 0$	a) 0	b) 1	
$B = 1$	c) 1	e) 1	f) 1
	d) 0		

22) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo A prima di B.


Sapendo che:

La dimensione del testo di A è di 0x200 e dei dati è di 0x10

La dimensione del testo di B è di 0x100 e dei dati è di 0x30

Quale è l'indirizzo di base a partire dal quale sarà allocato il testo di A nel file eseguibile?

0X00400000



INDIRIZZO BASE
PRENDO L'INDIRIZZO DI PARTENZA
0x00400000

23) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo A prima di B.

Sapendo che:

La dimensione del testo di A è di 0x200 e dei dati è di 0x10

La dimensione del testo di B è di 0x100 e dei dati è di 0x30

Quale sarà, nel file oggetto di A, il valore del campo address di una chiamata alla procedura B (jal B)?

Indefinito



FILE OGGETTO
INDEFINITO

24) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo A prima di B.


Sapendo che:

La dimensione del testo di A è di 0x200 e dei dati è di 0x10

La dimensione del testo di B è di 0x100 e dei dati è di 0x30

Quale sarà, nel file eseguibile, il valore del campo address di una chiamata in A alla procedura B?

0X00400200



FILE ESEGUIBILE - PRIMA A POI B
SOMMO A 0x00400000 LA DIMENSIONE
DEL TESTO DI A
0x00400200

25) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo quello di A prima di quello di B. Sapendo che: l'etichetta di inizio di A è in corrispondenza della prima istruzione che si trova nella porzione .text del file sorgente di A (analogamente per B).

La dimensione del testo di A è di 0x300 e dei dati è di 0x30

La dimensione del testo di B è di 0x600 e dei dati è di 0x60

Quale sarà, nel file eseguibile, il valore del campo address di una chiamata A alla procedura B (jal B)?

0x00400300

26) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo quello di A prima di quello di B. Sapendo che: l'etichetta di inizio di A è in corrispondenza della prima istruzione che si trova nella porzione .text del file sorgente di A (analogamente per B).

La dimensione del testo di A è di 0x300 e dei dati è di 0x30

La dimensione del testo di B è di 0x600 e dei dati è di 0x60

Quale è, nel file eseguibile, il valore del campo address di una chiamata in B alla procedura A (jal A)?

0x00400300 Quindi nessuna delle risposte è corretta.

B ALLA PROCEDURA A (JAL A)

0x0040 0000 + DIMENSIONE TESTO DI A

0x0040 0300

Aggiornamento Luglio 2020

1) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1 ns. Se la hit rate durante l'esecuzione è 0.95, qual è (in prima approssimazione) il tempo di esecuzione del programma? (NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni)

Scegli un'alternativa:

- Circa 7 ms
- Circa 22 ms
- nessuna delle altre risposte è corretta
- Circa 3 ms

2) Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1 ns. Se la hit rate durante l'esecuzione è 0.9, qual è (in prima approssimazione) il tempo di esecuzione del programma? (NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni).

- Circa 7 ms.
- Circa 3 ms.
- Circa 22 ms.
- Nessuna delle altre risposte è corretta. (la risposta sarebbe circa 12ms)

3) Qual è l'intervallo dei valori rappresentabili in complemento a due su 6 bit?

-32...+32

-32...+31

-31...+32

-31....+31

0...+63

4) Se 0111 e 1000 sono numeri in complemento a due di quattro cifre binarie, quanto vale (0111 + 1000)?

-1111

- 0000

- 0001

- il risultato non è rappresentabile con quattro cifre

- 0101

5) Se 100 e 110 sono numeri in complemento a due di tre cifre binarie quanto vale (100 - 110)?

- 110.

- 001.

- 101.

- 010.

- Il risultato non è rappresentabile con tre cifre.

100 = -4 e 110 = -2 quindi $-4 - (-2) = -2$ che corrisponde a 110 in complemento a due.

6). Convertire la seguente istruzione dal formato mnemonico assembly al formato binario:

add \$t0, \$a0, \$s5

- 0000 0000 1001 0101 0100 0000 0010 0010.
- 0000 0001 1000 1101 0001 0000 0010 0010.
- 0000 0010 1010 0100 0100 0000 0010 0000.
- 0000 0000 1001 0101 0100 0000 0010 0000.
- Nessuna delle altre risposte è corretta.

7) Convertire la seguente istruzione dal formato mnemonico assembly al formato binario:

addi \$t3, \$s5, 9

- 0010 0010 1010 1011 0000 0000 0000 1001.
- 0011 0000 1100 0101 0000 0000 0000 1100.
- 0010 0011 1011 1101 0000 0000 0010 1000.
- 0011 0101 0101 0110 0000 0000 0000 1000.
- Nessuna delle altre risposte è corretta.

8) Convertire la seguente istruzione dal formato esadecimale al formato mnemonico

assembly:

0x8FBF0010

- lw \$ra, 12(\$sp).
- lw \$a0, 0(\$sp).
- lw \$s4, 0(\$t1).
- lw \$s1, 92(\$sp).
- Nessuna delle altre risposte è corretta.

La risposta sarebbe lw \$ra, 16\$sp

9) Convertire la seguente istruzione dal formato esadecimale al formato mnemonico assembly:

0xADF00010

- sw \$ra, 16(\$sp)
- sw \$s0, 16(\$t7)
- sw \$t0, 28(\$t4)
- nessuna delle altre risposte è corretta
- sw \$t0, 24(\$a2)

10) Convertire la seguente istruzione dal formato binario al formato mnemonico assembly:

0000 0010 1010 0100 0100 0000 0010 0010

- add \$a1,\$s0,\$s4
- nessuna delle altre risposte è corretta
- sub \$t0,\$s5,\$a0
- sub \$t0,\$a0,\$s5
- add \$t0,\$a0,\$s5

11) Convertire la seguente istruzione dal formato mnemonico assembly al formato binario:

sub \$s0,\$s4,\$a1

- 0000 0010 1000 01011000 0000 0010 0010
- 0000 0000 1001 0101 0100 0000 0010 0000
- 0000 0000 1001 0101 0100 0000 0010 0010
- 0000 0001 1010 0010 0110 0000 0010 0000
- nessuna delle altre risposte è corretta

12) Convertire la seguente istruzione dal formato mnemonico assembly al formato binario:

addi \$s1,\$s4,3

- 0011 0000 1111 0000 0000 0000 0000 0010
- 0011 0110 1110 1100 0000 0000 0000 0101
- 0011 0101 0101 0110 0000 0000 0000 1000
- 0010 0010 1001 0001 0000 0000 0000 0011
- nessuna delle altre risposte è corretta

13) Convertire la seguente istruzione dal formato esadecimale al formato mnemonico assembly:

0x8FB00060

- non rispondo
- nessuna delle altre risposte è corretta
- lw \$ra, 16(\$sp)
- lw \$s0, 96(\$sp)
- lw \$s3, 0(\$t1)
- lw \$s4, 0(\$t1)

14) Se il registro Cause assume il valore 0x00000020, quale eccezione si è verificata?

- Syscall Exception.
- Interrupt Exception.
- Break Exception.
- Overflow Exception.
- AdEL (lettura non allineata da memoria).
- AdES (scrittura non allineata in memoria).
- IBE (fetch illegale dalla memoria).
- DBE (accesso illegale alla memoria).
- Non si è verificata nessuna eccezione.
- Nessuna delle altre risposte è corretta.

15) Nell'architettura di riferimento MIPS32 il gestore delle eccezioni può essere collocato:

- solo a partire dalla locazione 0x80000180
- ovunque in memoria
- ovunque nel segmento ktext
- ovunque nel segmento kdata
- ovunque nel segmento text
- ovunque nel segmento data
- nessuna delle altre risposte è corretta


16) Data la seguente tabella di verità, qual è la funzione logica in somma di prodotti corrispondente?

A	B	C	D
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Scegli un'alternativa:


- ☒ $\overline{A}BC + \overline{A}\overline{B}C + \overline{A}BC + A\overline{B}C + ABC$
- ☐ $\overline{A}BC + \overline{A}CB + BCB + ABC$
- ☐ non rispondo
- ☐ nessuna delle altre risposte è corretta
- ☐ $ABC + \overline{A}CB + C\overline{A}B + ACC + ABC$

17) A quale circuito corrisponde il disegno in figura?




- Un latch SR creato con porte NOR
- Un latch SR creato con porte AND
- Un latch D creato con porte NOR
- Un latch SR creato con porte XOR
- nessuna delle altre risposte è quella corretta

18) Dato il seguente circuito logico, quale tra le seguenti affermazioni corrisponde a verità?



- L'uscita è dipendente dal valore di A.
- Il valore dell'uscita è sempre FALSE.
- Il valore dell'uscita è sempre TRUE.
- Nessuna delle altre risposte è quella corretta.


19) Dato il seguente circuito logico, quale tra le seguenti funzione implementa il circuito?




- $((A * B) + \text{not}(\text{not}(B) + C) + \text{not}(\text{not}(D)))$
- $((A + B) * \text{not}((B) + C) + \text{not}(\text{not}(D)))$
- Nessuna delle altre risposte è quella corretta
- $((A + B) * \text{not}(\text{not}(B) + C) + \text{not}(\text{not}(D)))$

20) Quali tra i seguenti circuiti permette ad un utente di essere usato per la memorizzazione di due bit, senza ulteriori modifiche?


A)



B)




C)




- Il circuito in figura C.
- Il circuito in figura B.
- Il circuito in figura A.
- Nessuna delle altre risposte è quella corretta.

21) A quale circuito corrisponde il disegno in figura?




- ad una implementazione errata di un flip-flop d edge-triggered.
- nessuna delle altre risposte è quella corretta
- a due latch SR in parallelo

22) Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di contro per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la realizzazione (fetch + execute) alla ALU, attraverso i suoi ingressi di controllo, viene richiesto di effettuare una operazione ALU di tipo sottrazione.




La risposta giusta dovrebbe essere: beq, slt, sub

23) Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) alla ALU sia richiesto, attraverso i suoi controlli in ingresso, di effettuare esattamente due somme (e non tre).



- nessuna delle altre risposte è corretta

La risposta corretta sarebbe: add, beq, j, or, slt, sub



Con riferimento al circuito ALU 1 bit con Full Adder rappresentato in figura e supponendo che i segnali di ingresso siano:

- $a=0$
- $b=0$
- $Ainvert=0$
- $Binvert=0$
- $CarryIn = 1$
- $Operation = 10$

Quali saranno i corrispondenti valori di CarryOut e Result?

- CarryOut=0 Result=2
- CarryOut=1 Result=1
- CarryOut=0 Result=0
- Nessuna delle altre risposte è quella corretta.

La risposta corretta è CarryOut=0 e Result=1 infatti:

$A + B + CarryIn$

$A = 0$

$B = 0$

$CarryIn = 1$

$0 + 0 + 1 = 1$ resto 0

25) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$v0 alla fine della esecuzione.
Attenzione: per risolvere l'esercizio, si supponga che il segmento DATA inizi all'indirizzo 0x10008000 e che il registro utilizzato per l'accesso contenga lo stesso indirizzo.

```
.data 0x10008000
.word 20
.word 3
.word 1
.word 35
.word 15

.text
main:

#...
li $t4, 0x10008000
lw $v0, 0x0004($t4)

# fine esecuzione
```

- nessuna delle altre risposte è corretta
- 1
- 15
- 35
- 3

26) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$t0 alla fine della esecuzione.

```
#...
li $t0, 5
li $t1, 7
li $t2, 2
li $t3, 4
li $t4, 4

    bne $t3, $t4, Else
    add $t0, $t1, $t2
    j Endlf
Else: sub $t0, $t0, $t3
Endlf: nop

# fine esecuzione
```

-8
-2
-1
-5

- nessuna delle altre risposte è corretta

27) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$t0 alla fine dell'esecuzione.

```
#...
li $t0, 5
li $t1, 4
li $t2, 5
li $t3, 4
li $t4, 8

    beq $t3, $t1, Else
    add $t0, $t1, $t2
    j Endlf
Else: sub $t0, $t2, $t3
Endlf: nop
```

#fine esecuzione

-2
-5

-1

- 10

- Nessuna delle altre risposte è corretta

28) Dato il seguente segmento di codice assembly, dire quale valore assume il registro \$v0 alla fine della esecuzione.

Attenzione: per risolvere l'esercizio, si supponga che il segmento DATA inizi all'indirizzo 0x10008000 e che il registr utilizzato per l'accesso contenga lo stesso indirizzo.

```
.data 0x10008000
```

```
.word 2
```

```
.word 1
```

```
.word 0
```

```
.word 3
```

```
.word 4
```

```
.text
```

```
main:
```

```
#...
```

```
li $s4, 0x10008000
```

```
lw $v0, 0x0000($s4)
```

```
# fine esecuzione
```

- 2

- 1

- nessuna delle altre risposte è corretta

- 4

- 0

29) Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo quello d prima di quello di B.

Sapendo che:

l'etichetta di inizio di A è in corrispondenza della prima istruzione che si trova nella porzione .text del file sorgente (analogamente per B)

la dimensione del testo di A è di 0x300 e dei dati è di 0x30

la dimensione del testo di B è di 0x600 e dei dati è di 0x60

Quale è, nel file eseguibile, l'indirizzo base a partire dal quale sarà allocato il testo di B?

- 0x0040 0600

- 0x0040 0090

- 0x0040 0330

- 0x0040 0000

- Nessuna delle altre risposte è corretta

30) Con riferimento al seguente insieme di istruzioni:

li \$t3,32	# riga 1
la \$t4,0x10001100	# riga 2
la \$t0,0x80000440	# riga 3
L2:	# riga 4
beq \$t3,\$t0,L3	# riga 5
L1:	# riga 6
lw \$t1,0(\$t0)	# riga 7
li \$t2,1	# riga 8
and \$t1,\$t1,\$t2	# riga 9
beq \$t1,\$t0,L1	# riga 10
lw \$t1,-4(\$t0)	# riga 11
sw \$t1,0(\$t4)	# riga 12
addi \$t3,\$t3,-1	# riga 13
addi \$t4,\$t4,4	# riga 14
j L2	# riga 15
L3:	# riga 16

Si chiede di specificare cosa viene fatto dalla istruzione alla riga 10.

- viene verificato se siano finiti i dati da trasferire
- nessuna delle altre risposte è corretta
- il dato proveniente dalla periferica viene scritto in memoria
- viene verificato se la periferica si trova in stato "ready".
- si salta incondizionatamente al trasferimento del prossimo dato

DOMANDE APERTE LUGLIO 2020

1) Si definisca la misura di performance delle tecniche di ingresso uscita detta latenza indicandone l'unità di misura.

La latenza è l'intervallo di tempo che intercorre fra il momento in cui viene inviato l'input e il momento in cui è disponibile il suo output. Si misura in Millisecondi.

2) Parlare dell'overflow.

Un overflow è un evento che si verifica quando si è nell'impossibilità di rappresentare il risultato di un operazione (ad esempio una somma o una sottrazione) con il numero di cifre a disposizione.

Nel caso di operazioni aritmetiche (somma di due valori in modulo e segno) si può avere un overflow quando si sommano due operandi con segno concorde oppure quando si sottraggono due operandi con segno discorde. Nel caso di somme di numeri in complemento a 2, l'overflow non si presenta mai quando si sommano operandi di segno opposto.

3) Si motivi il grande uso che viene fatto della rappresentazione esadecimale

Il motivo è che con soli 16 simboli si possono rappresentare numeri molto grandi (utilizzando quindi un numero ridotto di cifre).

4) Vantaggi e svantaggi della tecnica i/o a controllo di programma

Vantaggi: risposta veloce al reader bit

Svantaggi: cpu bloccata in busy wait

5) Spiegare cosa vuol dire che "dopo un interruzione di programma viene ripristinato lo stato della computazione....."

Nella gestione di i/o con interrupt alla cpu arriva un segnale di interrupt request tramite un bus di sistema, la cpu interrompe l'esecuzione del programma, esegue la procedura di risposta all'interrupt e a fine processo la cpu riprende l'esecuzione del programma che continua la sua esecuzione.

6) Perché si utilizza il complemento a 2 per l'aritmetica intera?

6.1) Come trovare un numero in complemento a 2

6.2) Perché conviene utilizzare il complemento a 2 al posto di altri modi.

Il complemento a due serve per rappresentare i numeri negativi. Si elimina il problema del doppio zero, per avere il complemento a 2 o si somma 1 al complemento a 1 o si copiano tutti gli 0 fino al primo 1 compreso da destra e si invertono i restanti bit.

7) Descrivere le periferiche mappate e dire se sono utilizzate in mips

Una parte della memoria (che ha un indirizzo unico) è riservata alle periferiche. I registri non sono accessibili da un programma utente e bisogna passare per forza dal sistema operativo.

8) Eseguire la somma tra due numeri binari.

Per eseguire la somma tra due o più numeri binari la prima cosa da fare è incolonnarli: per farlo nel modo giusto basta posizionarli uno sotto l'altro partendo dalla prima cifra a destra e facendole corrispondere.

Una volta incolonnati nel modo giusto si esegue la somma dei due numeri binari ricordando che:

9) Cos'è l'unicode e secondo te perché è stato creato .

L'Unicode è un sistema di codifica che assegna un numero univoco ad ogni carattere usato per la scrittura di testi.

L'Unicode è stato creato per superare i limiti della tradizionale codifica dei caratteri, che aveva portato, nel tempo, alla formazione di diversi standard incompatibili tra loro.

10) Bit usati nel I/O Programmed

11) Come funziona il ready bit ed in generale come avviene il trasferimento a memoria mappata.

12) Eseguire la somma tra due numeri esadecimali

13) Delle architetture datapath per MIPS studiate, abbiamo commentato due versioni: quella a singolo ciclo e quella multiciclo. Nei due casi, l'organizzazione della memoria (RAM) è differente.

Descrivete se e perché, per ciascuno dei due casi sopra richiamati, è utile avere ' cache separate per text e per data*, invece di una cache unificata. (Potrà essere utile ragionare partendo dai motivi che giustificano in generale l' uso di cache.)

14) Si considerino due cache, C1 e C2, costituite entrambe da 4 blocchi di due word. La cache C1 è direct-mapped, la cache C2 è fully-associative con politica di rimpiazzamento LRU.

Determinare, nei due casi, il numero di miss per la seguente sequenza di operazioni di lettura di una word agli indirizzi: 508, 1016, 510, 24, 540, 1050, 1020, 24, 538.

Gli indirizzi sono al byte, espressi in decimale.

Si assuma che all'inizio le cache siano vuote.

Si richiede di spiegare in modo dettagliato il ragionamento che ha portato alla risposta.

15) Si considerino due cache, C1 e C2, costituite entrambe da 8 blocchi di un word. La cache C1 è direct-mapped, la cache C2 è fully-associative con politica di rimpiazzamento LRU.

Determinare, nei due casi, il numero di miss per la seguente sequenza di accesso in lettura a blocchi (numerati in decimale), assumendo che all'inizio le cache siano vuote:

0, 25, 24, 25, 16, 17, 24, 25, 0, 1, 8, 9, 16, 17, 24, 25

Si richiede di spiegare in modo dettagliato il ragionamento che ha portato alla risposta.

Tutorial Per Domande del Tipo:

Due procedure (A e B) sono state assemblate separatamente e i file oggetto risultanti sono linkati mettendo quello di A prima di quello di B.....

- Se nell'ultima frase leggi "file oggetto", la risposta è "indefinito".
- Se nella domanda trovi "file eseguibile, chiamata A, procedura B (jal B)" allora sommi a 0x00400000 la dimensione del testo di A.
- Se nella domanda trovi "indirizzo base", la risposta è "l' indirizzo di partenza".
- Se nella domanda trovi "file eseguibile, chiamata B, procedura A (jal a)" o si somma la dimensione del testo di A o si prende l'indirizzo di base.

NB:

Se trovo "indirizzo di base", nel caso in cui non è specificato, l'indirizzo è 0x00400000.

Tutorial Per Domande del Tipo: Se il registro Cause assume il valore ?????, quale eccezione si è verificata?

Si trasforma il registro in binario, poi si prendono i bit da 2 a 6 e li si trasforma in decimale.

A quel punto si controlla nella tabella e si trova l'eccezione.

Exception Code Value		Mnemonic	Description
Decimal	Hex		
0	0x00	Int	Interrupt
1-3	0x01	—	Reserved
4	0x04	AdEL	Address error exception (load or instruction fetch)
5	0x05	AdES	Address error exception (store)
6	0x06	IBE	Bus error exception (instruction fetch)
7	0x07	DBE	Bus error exception (data reference: load or store)
8	0x08	Sys	Syscall exception
9	0x09	Bp	Breakpoint exception
10	0x0A	RI	Reserved instruction exception
11	0x0B	CPU	Coprocessor Unusable exception
12	0x0C	Ov	Arithmetic Overflow exception
13	0x0D	Tr	Trap exception
14-31	0x0E-0x1F	—	Reserved

NB:

Nel caso risultassero tutti 0 allora non c'è nessuna eccezione.

Tutorial Per Domande del Tipo: Si consideri un processore MIPS32 con clock.....

Risultato	Riposta
Cpu > Periferica	Si riuscendo anche...
Cpu < Periferica	Non è possibile....
Cpu = Periferica	In linea teorica....

TUTORIAL CACHE + VARIE


Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 2 volte un loop che utilizza le locazioni di memoria 5, 2, 3, 4, 4, quanti miss ci saranno?

CREA UN RETTANGOLO CON $h = m^{\circ}$ WORD
E $h = m^{\circ}$ BLOCCHI

IN QUESTO CASO 2×4

CERCHIA I NUMERI DI LOCAZIONE DI
MEMORIA (5, 2, 3, 4, 4)

CONTI LE RIGHE CON ALMENO 1 CERCHIO



Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 3 volte un loop che utilizza le locazioni di memoria 6, 9, 11, 14, 1 (indirizzamento alla word, non al byte), quanti miss ci saranno?

4 WORD x 4 BLOCCHI

0 1 2 3

4 5 6 7

8 9 10 11

12 13 14 15

4

Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 8 volte un loop che utilizza le locazioni di memoria 6, 4, 11, 15, 5 (indirizzamento alla word, non al byte), quanti miss ci saranno?

4 WORD x 4 BLOCCHI

0 1 2 3

4 5 6 7

8 9 10 11

12 13 14 15

3

Data una macchina con 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è il numero medio di CPI?

10 CPI 20 MISS 0,8 HIT PROB

$$\text{CPI} \cdot \text{HIT PROB} + \text{MISS} \cdot (1 - \text{HIT PROB})$$

$$10 \cdot 0,8 + 20 \cdot (1 - 0,8) = 12$$

Considerando di avere una cache di 16 blocchi di 4 words, a che numero di blocco viene mappato l'indirizzo 64 (indirizzamento al byte)?

$$\begin{aligned} \text{INDIRIZZO BLOCCO} &= \frac{\text{byte INDIRIZZO}}{\text{byte BLOCCO}} = \\ &= \frac{64}{4 \cdot 4} = 4 \end{aligned}$$

$$\begin{aligned} \text{INDIRIZZO CACHE} &= \text{IND BLOCCO} \% \text{N}^\circ \text{BLOCCHI} \\ &= 4 \% 16 = 4 \end{aligned}$$

Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 96 (indirizzamento al byte)?

$$8 \text{ BLOCCHI} \cdot \frac{32}{8} = 32$$

$$\frac{\text{INDIRIZZAMENTO AL BYTE}}{32} = \frac{96}{32} = 3$$

Data una macchina con 600 MHz di frequenza di clock, 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual è velocità media in istruzioni/sec?

Hz

$$\text{CPI} \cdot \text{HIT PROB} + \text{MISS} \cdot (1 - \text{HIT PROB})$$

$$600 \text{ MHz} = 600\,000\,000 \text{ Hz}$$


$$\frac{600\,000\,000}{10 \cdot 0,8 + 20 \cdot 0,2} = 50\,000\,000$$

Data una macchina con 700 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 10 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,6, qual è velocità media in istruzioni/sec?

$$700 \text{ MHz} = 700\,000\,000 \text{ Hz}$$

$$\frac{700\,000\,000}{5 \cdot 0,6 + 10 \cdot (1 - 0,6)} = 100\,000\,000$$

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua una sottrazione.



- ☐ sub
- ☐ non rispondo
- ☐ sub, beq
- ☐ beq, slt, sub
- ☐ sub, slt

RISPOSTE POSSIBILI A SECONDA DEL TESTO

DOMANDA	RISPOSTA
Scrittura nel register file	add, and, lw, or, slt, sub
registro B sorgente	add, and, beq, or, slt, sub, sw
contenuto del registro B	add, and, beq, or, slt, sub, sw
registro A sorgente	tutte meno j
due o più somme	tutte le istruzioni
due somme e una sottrazione	sub, beq, slt
due somme	add, beq, j, or, slt, sub
sottrazione	beq, slt, sub
tre somme	add, lw, sw

RISPOSTE DOMANDA PROCEDURE

Procedure

ACQUISIZIONE	LA PROCEDURA CHIAMATA
SALVATAGGIO - RISULTATI	LA PROCEDURA CHIAMATA
SALVATAGGIO - PARAMETRI	CHIAMANTE
RITORNO	LA PROCEDURA CHIAMATA
TRASFERIMENTO	CHIAMANTE